7] コードクロック発生回路
C/Aコード発生回路へ供給する位相の制御された1.023MHzのクロックを発生する。
1.023MHzは信号処理基準クロック20.526MHzから66kHz分(これは信号処理基準クロックを311分周して得られる)のパルスを間引くことにより、20.46MHzを発生させ、さらに20分周することにより、1.023MHzを発生させる。
1/311及び1/20分周器の初期値を調整することにより約1/600チップの分解能を持つコードクロックを発生させることが出来る。
8] C/Aコード発生回路
従来よく採用されていたG2シフトレジスタの帰還用タップを衛星番号で切替る方法では、WAAS用に定義されたコードを発生することが出来ないため、図2.8に示す構成に変更した。
コードエポックは一連のC/Aコードの先頭のタイミングを示すもので、WAAS信号を受信した場合の積算器の積算タイミングを決定するのに用いられる。この信号はG1 shift registerの出力が全て"1"となったことを検出することで得ることが出来る。
9] E、P、L分離
コード追尾のために、発生させたC/Aコードを基準に、Δτ(chip)進んだコード(Early)、Δτ遅れたコード(Late)を作る。
実際は位相を進めることは出来ないので、Δτ遅れのコード(Punctualとして使用)、2Δτ遅れのコード(Lateとして使用)を作り、遅れのないコードをEarlyとして使用する。
