信号処理回路基本クロック 20.526MHz
C/Aコード位相分解能 約1/600 chip
追尾ドップラ周波数範囲 約±16kHz
キャリアNCO基準クロック 1.0263MHz
キャリアNCO周波数分解能 約0.5Hz
入力信号
データ コンパレータ出力(3レベル)
制御用データ CPUバスライン経由(詳細は2.2.4.2項)
出力信号
相関器出力 CPUバスライン経由(詳細は2.2.4.2項)
ADR読取用レジスタ(整数部、小数部) CPUバスライン経由(詳細は2.2.4.2項)
基準クロック 1 msec
割り込み要求信号 1 msec周期
2.2.4 デジタル信号処理回路
2.2.4.1 WAAS受信機用として考慮した点
機上受信機用に新規に設計した信号処理回路について概要を記す。今回の設計で特にWAAS用受信機として考慮したのは以下のような項目である
1) 積算タイミングのコードエポックとの同期
WAASの航法メッセージは500SPS(Symbol Per Second、WAASの場合、1ビットを2シンボルに分けて送るのでデータに換算すると250BPS)でBPSK(Bi-Phase Shift Keying)変調されている。
BPSK変調された信号を位相追尾を行い乍ら積算器に入力されるデータを観測すると、PI積算器入力(図2.15参照)がシンボルに従って、図2.6に示すように変化している。(ノイズのない状態を示す)
PI積算器は、このデータを一定期間(機上受信機では1msec)積算するが、いまそのタイミングを
a) BPSK変調に同期した積算タイミング
b) BPSK変調から0.5msec遅れた積算タイミング
の二つの例で考える。
