(4)素子のスピード
本設計では、従来の素子を使用した場合を仮定している。現在のDSPは内部クロック12.5MHzを使用しており、約33MIPSの処理能力を持っている。1.8msのオーバーラップを保ちながら、全時間帯の相関をS1系、S2系について行う場合、一つの相関処理に与えられる時間は0.58msである。したがって、3.4倍の処理スピード向上が必要である。現在市販されている素子を調査したところ最大能力は約1GMIPSを越えるDSPがある。しかし、パッケージや開発環境が特殊であること、またクロックを166MHzに高速化する必要があることなどが問題となる。166MHzのクロックは、VHF帯であり、受信装置と内部干渉を起こす可能性がある。これには適切なシールドやアイソレーション等の対応を取る必要がある。これらのリスク回避のため、実績のあるDSPを使用することとした。
一方、航空機装置に限れば、相関処理が必要なユニークワードの種類はS2系だけである(図4.3.1-1参照)。この場合のタイミングチャートを図4.3.1-5に示す。オーバーラップの最小時間は0.94msとなり、検出不可能な時間帯は大幅に短縮する。全時間の91%が検出可能となる。さらに、素子の処理能力を1.5倍程度高速化すれば全時間検出も可能となる。このことは、クロック基準を持たない航空機局の設計上重要な意味を持つと考えられる。
今後の開発環境、内部干渉の対応により地上装置に於いても、一ヶのDSPによりパラレル処理が可能となる可能性がある。
