日本財団 図書館


 次に、試作結果について述べる。試作したデジタル遅延合成回路の外観を図4-10に示す。120×240mmの6層基板上に、2チャンネルの遅延合成処理回路を実現した。
 
図4-10 デジタル遅延合成回路の外観
 
 
 試作回路の基本特性について評価を行った。
 はじめに、A/D変換、D/A変換、FPGA等が正常に機能し、規定の入力電圧まで回路内で飽和が発生せず、正常に信号の入出力が行われていることを検証するために、回路の振幅特性を測定した。この評価を行うにあたっては、FPGAには遅延合成の回路を書き込まず、入力された信号がそのまま出力されるようにスルーの回路を書き込んだ。これによって、入力されたアナログ信号がA/D変換器によって正しくデジタルデータに変換されてFPGAに入力され、そのFPGAから出力されたデジタルデータがD/A変換器によって正常にアナログデータに変換されているかが確認できる。すなわち、入力されたものと同じ信号が出力されれば、回路が正しく動作していることが検証される。 また、入力信号として、ゆっくりと電圧が変動する波形を入力し、これと同じ波形がなめらかに出力されれば、A/D、D/A変換におけるビット飛びやビットスワップ等が発生していないことが検証できる。図4-11に、測定結果を示す。本回路は、図4-5に示したように、2Vppの入力に対応出来るよう設計されている。そこで、この最大の2Vpp正弦波を入力した結果が(a)である。同図から、この入力電圧まで特に飽和等は発生しておらず、また入力された正弦波の波形通りに出力波形が得られていることがわかり、回路が正常に動作していることが検証できた。規定の2Vppを超える、2.2Vppの電圧を入力した場合が(b)である。同図より、出力電圧は2Vppで飽和していることがわかり、設計通り回路が動作していることが検証できた。
 次に、この回路の周波数特性について検証を行った。振幅特性の検証と同様に、FPGAにはスルーの回路を書き込み、入力にインパルス波形を入力して回路の伝達関数を測定することによって、周波数特性を評価した。その結果を図4-12に示す。同図より、低域の周波数においてその特性は平坦であり、高域遮断周波数は25MHz付近である。
 以上により、設計通り帯域±25MHzまで動作するデジタル処理回路が実現できていることが検証され、FPGAに所望の遅延合成回路を書き込んで評価を行う基本回路が実現できた。
 
図4-11 試作回路の振幅特性測定結果
 
(a)2Vpp入力
 
(b)2.2Vpp入力
 
図4-12 試作回路の周波数特性測定結果







日本財団図書館は、日本財団が運営しています。

  • 日本財団 THE NIPPON FOUNDATION