|
4・2 符号理論
4・2・1 符号の発生と検出
アナログ信号からデジタル信号への変換はアナログ／デジタル変換機（A/Dコンバータ）により作られる。
2元符号は符号発生器により直接発生することができる。符号発生器は遅延素子と排他的論理和（EX-OR）回路の組合せで構成される。図4・2に符号発生器の一例を示す。
図4・2 符号発生回路
図4・2のDは1ビットの遅延回路， ＋記号は排他的論理和回路（EX-OR）を示す。Xは発生される2元符号で， 遅延回路により1ビット遅延するとDX， 2ビット遅延するとD2X， 3ビット遅延するとD3X， ・・・のように遅延の数をDの肩につけたベキ数で表す。図4・2の回路では右端D3Xと左端Dの出力DXとのEX-ORをとると
D3X+DX （4・3）
図4・2から（4・3）式は発生される符号Xと等しいので
D3X+DX=IX （4・4）
ここで， IX=D0X （4・5）
1=D0は遅延がない現在の符号Xを記号IXで表している。
（4・4）式の意味は， Xの1ビット遅延DXと3ビット遅延D3XとのEX-ORをとると現在の符号IXとなることを式で示している。
（4・4）式はEX-ORの性質から
D3X+DX+IX=0 （4・6）
と書き直せるのでXでまとめると
X(D3+D+I)=0 （4・7）
X・f(D)=0， ここで， f(D)=D3+D+I （4・8）
f（D）は符号発生器の伝達関数と呼ばれ遅延単位Dの多項式で表せる。
（4・8）式において， X≠0から符号発生の条件は伝達関数f(D)=0， となる。
f(D)=0又は D3+D+I=0 （4・9）
（4・9）式は（4・4）式の右辺を左辺へ移項したものと同じなので現在の符号IXは3ビット遅延したD3Xと1ビット遅延したDXとをEX-OR演算したものに等しいことを示している。
一般に遅延素子Dにシフトレジスタ電子回路が用いられる。シフトレジスタに初期条件を入れるとそれに対応した符号Xが発生される。図4・2の回路で3つのDの初期条件を左端D=0， 2段目D=0， 3段目（右端）D=1， すなわち
（001）
にセットしたとき発生する符号Xは
D3D2D I
となりXは長さ（周期）7ビットの， （0011101）符号を発生する。
遅延回路からEX-ORへ取り出す端子の組合せにより異なる2元符号を発生できる。n個の遅延回路から取り出せる組合せは2n通りあるが， すべてが0となる符号を除くと2n-1， 通りの符号が発生できる。この中で最も長い符号をM系列符号と呼ぶ。M系列符号は雑音と似た性質があるので， 擬似雑音（PNコード）と呼ばれる。符号化レーダーやGPSによる測位にPNコードが使用されている。PNコードは雑音や妨害に強いので携帯電話の符号分割多元接続（CDMA）方式にも使用されている。
遅延素子Dの数nと発生するM系列符号の長さ（周期）Lとの関係は
n: L=2n-1
2: 3
3: 7
4:15
5:31
-: --
-: --
のようにnと共に長くなる。通常， 210-1=1023ビット長の符号が使用される。
符号の検出は受信側で送信側と同じ符号を発生させておき論理積（AND）回路を通すと送信と受信が一致した符号のみを検出できる。
アナログ信号からデジタル信号への変換にはA/D変換器を使用する。変換は標本化と量子化による。標本化と量子化については2・3・2 項に説明してある。ナイキストサンプングと呼ぶ最適な間隔でアナログ信号が標本化される。
コンピュータのプログラムや計算をするための基本回路が論理回路である。2・3・4に論理回路を説明してある。代表的な論理回路は， 論理和（OR回路）， 論理積（AND回路）， 否定（NOT回路）， 排他的論理和（EX-OR回路）である。コンピュータはプログラムに従って論理回路で計算を行う。
送信した符号が伝送路の雑音などにより反転して， 1→0， 又は0→1と誤って判読されることがある。受信された符号に誤りを生じたことを検出できるが， どの符号が誤ったのかの判別はできない場合と， 誤りの符号の位置までを検出できて訂正が可能な方法がある。
次に誤りが検出できる符号について考える。
代表的な誤り検出符号がパリティ符号である。長さ3ビット符号で構成した通報を考えると
100， 101， 110， 111， ・・・
各々の符号に含まれる1の数の和が偶数となるように4ビット目にパリティ符号を付け足す。パリティ符号を（）で示す。この結果の4ビット通報の中の符号1数の和は偶数となる。
100（1）， 101（0）， 110（0）， 111（1）， ・・・
通信伝送中に1ビットの誤りが発生したとする。
例えば， 2番目の通報の中で1→0に誤ると1の数の和は1となるので奇数に変化する。
正しい符号； 1010 ：1の数の和は2で偶数であるのでパリティ検査は正になる。
↓
誤った符号； 1000 ：1の数の和が1となり奇数に変わり符号の誤り発生検出ができる。
各通報の右端に1の数の和が偶数となるようにパリティ符号を付けておき1の数の和が奇数に変わった通報に誤りビットがあると検出できる。奇数ビットの誤りは検出できるが偶数ビットの誤りが発生したときはパリティ検出ができないがパリティ検出は簡単なため通信のほかにパソコンなどのデジタル機器にも広く使われている。
通報ごとの全ビット長さとその中に含まれる1の数の比率を一定とする符号を定比率符号または定マーク符号という。国際通信の3/7符号は各通報が7ビットで構成され， 各通報中の1の数が3ビットとなるように符号化している。3/7符号の例は
となり各文字は
1010100， 0101010， 1100100， ---
のように符号化される。通報に誤りが発生すると定比率3/7が変化するので誤りの通報を検出できる。国内通信用の10ビット定マーク符号がある。
一方向誤り訂正， Foward Error Correction（FEC）通信は同じ文章を繰り返して送り， 比べることから誤りを発見する方式で， ARQのように前に戻ることをしないので一方向通信方式と呼ばれている。一定時間間隔で同じ文字を繰り返して送信して， 受信側で同じ時間間隔で同じ文字を検出したとき誤りがないとする。誤りが発生する伝搬状況が時間により異なることを利用するタイムダイバーシティ方式である。
A， B， C， D， E， の4文字をFECで送信する例を示すと
ただし  は文章の始めと終わりを示した記号で送信しない。 この例ではBとCが3文字遅れて同じ文字が送られる。GMDSSでは5文字遅れて同じ文字が反復送信される。
自動再送要求， Automatic Repeat reQuest又はAutomatic Request of Repetition（ARQ）通信方式は国際通信用に開発された誤り訂正方式である。受信側で誤りを検出したとき， 送信側に誤り受信を伝えて， 戻って送り直して貰う方法により訂正する通信方式である。受信側で誤りは検出したが訂正符号が不明の場合に行われる。GMDSSでは定マーク符号及びFEC符号と組合せてARQが用いられる。定マーク符号又はFEC符号により受信側に誤りが発生したことを検出すると自動的に送信側に再送信要求， ARQを送り直してもらう通信方式である。
|
