図5・8　デジタルボルトメーターの系統図

　

雑音混入による誤動作を防ぐため二重積分型ADコンバータによるボルトメータが普及している。図5・9にその回路構成と原理図を(a)と(b)に示す。測定電圧V_Xと比較する基準電圧V_Sをそれぞれ積分器で積分してアナログ電圧に比例した計数パルスをつくりそれぞれの計数値N₁とN₂及び安定した基準電圧V_Sのみから測定電圧V_Xが求められる。

　

図5・9　二重積分型ADコンバータによるデジタルボルトメータ

　

始め入力スイッチS₁はA端子、積分器スイッチはS₂をONからOFFとすると測定電圧V_Xが積分されて積分器出力は(b)のように時間t₁から直線的に降下する。ゼロ検出用コンパレータ出力がV₀に到達する時間t₂までクロックパルスが制御回路を通ってカウンタに送り込まれパルス数N₁が求められる。t₂の時間からS₁はB端子へ切り替えられてマイナス極性の標準電圧、−V_Sにより積分器出力は(b)に示すようにt₂から直線的に上昇する。時間t₃で初期電圧0に戻る。

t₂〜t₃の間のクロックパルス数N₂をカウンタで計数する。

前ページ　　　目次へ　　　次ページ