(i)　電源電圧の過大

(ii)　入力電圧がV_DDより大きいか、V_SSより小さい。

(iii)　出力端子に加えられる電圧がV_DDより大きいか、V_SSより低い。

(2)　輸送と保管の方法

CMOSにはMOS・FETのゲート酸化膜が、静電気によって絶縁破壊されることを防ぐための保護回路が入っている。しかし、輸送するときや長期保管するときには、金属製トレイか導電性のパットに入れる必要がある。

(3)　組み立て配線作業のときの注意

(i)　帯電しやすい手袋をしないこと、また、できるだけ端子に触れないようにすること。

(ii)　作業台は、金属性、若しくは金属板を敷いたものを使用し、これを接地すること。

(iii)　はんだごては、リーク電流の少ないものを使うこと。はんだ槽は、必ず接地すること。

(iv)　組み立ての終ったプリント板は、ICの入力端子が開放状態にならないように基板の全端子を短絡するか、基板全体をアルミフォイルで包むこと。

(4)　入力端子の処理

使用しない端子は論理に合わせてV_DDかV_SSに必ず接続すること。また1パッケージ内の未使用ゲートの入力端子も、必ずV_DDかV_SSに接続すること。

以上のように、TTLに比べてCMOSは静電気に対する対策が重要である。

前ページ　　　目次へ　　　次ページ