RTCA-159 Wrk Grp 4A Draft 006 Appendix Dより
APLパルスの生成
図D-1はシュードランダムパルス発生器のブロックダイアグラムを表している。
発生器は511.500kHzのレートのクロックで動作する19段の最大長PRNシフトレジスタに基づいている。
全部のシュードランダムの順序を終えるとすると、1.025秒毎に開始する。
しかし、1秒のAPLエポックでショートサイクルされるので、1つのパルスはシフトレジスタの出力で正確に6-1秒の繋ぎでいつも発生し、それは1秒間に1997回起こる。この出来事は511,500/7Hzで動作しているパルス順序クロックから発生された次の140-高帯域チップスロットの間パルス出力をトリガする。
また、RAMのプリストアされたビットをクロックで出力することでもパルスを発生することができる。
この事はRAMに73,072ビットをストアすることによって1997ビットで1にセットすることででき、そしてそれらを511,500/秒のレートで出力することで得られる。
ビットを1にセットの開始後のパルスタイミングを表D-1に示す。
