2.2.3.3　アナログ部ブロック図

図2.4にブロック図を、写真3.3に外観を示す。

図2.4　アナログ部ブロック図

写真2.3　アナログ部外観

　

2.2.3.4　A/D変換

アナログ部では第2中間周波数の信号をレベルの異なる3個のコンパレータによって、デジタイズする。

コンパレータの出力AD0〜AD2は信号のレベルに応じて“000”から“111”まで変化する。この出力はデジタル信号処理部で20.5526MHzのクロックによってサンプリングされた後、プライオリティエンコーダで2ビットバイナリの情報に変換され、各チャンネルの信号処理回路へ供給される。

前ページ　　　目次へ　　　次ページ