2.2.2.2 ブロック図 図2.3に測位演算CPU基板ブロック図を示す。信号処理CPUもほぼ同一の構成である。
2.2.2.2 ブロック図
図2.3に測位演算CPU基板ブロック図を示す。信号処理CPUもほぼ同一の構成である。
図2.3 測位演算CPU基板ブロック図
2.2.3 信号処理基板 アンテナで受信した信号を増幅し、周波数変換、帯域制限を行った後、デジタル信号に変換し出力するダブルスーパーヘテロダイン方式で構成したアナログ部と、デジタル信号処理部を新規に開発し、1枚のVME基板上に実現した。 写真2.2に外観を示す。
2.2.3 信号処理基板
アンテナで受信した信号を増幅し、周波数変換、帯域制限を行った後、デジタル信号に変換し出力するダブルスーパーヘテロダイン方式で構成したアナログ部と、デジタル信号処理部を新規に開発し、1枚のVME基板上に実現した。
写真2.2に外観を示す。
写真2.2 信号処理基板外観
前ページ 目次へ 次ページ
