図6・12　低電力ショットキ・シリーズの基本ゲート例

　

参考：平均伝搬遅延時間とは、トランジスタの入出力容量の充放電時間等の影響により出力波形は、入力波形よりやや遅れて出てくる。また、一般的に出力波形のパルス幅は入力よりやや長くなり、この遅れの程度を表す。

　

上記に示した各回路は、2入力NANDゲートの1回路を示しており、SN74LS00の実際のピン配置図を示すと図6・13のようになる。

このICは、2入力正論理NAND、負論理NORゲートを4回路内蔵しているものである。

前ページ　　　目次へ　　　次ページ