図5・56　カウンタの一例(アップカウンタ)

　

図5・56ではクロックが入ると各FFの出力の2進数が一つづつ増える。このようにカウントが上がっていく形のカウンタをアップカウンタという。

逆にクロッタが入るとカウントが下がる形のカウンタをダウンカウンタという。ダウンカウンタの例を図5・57に示す。

同一のカウンタでアップカウンタとダウンカウンタを切り替えて使えるカウンタをアップダウンカウンタという。TTLの74シリシズでは74190〜74193がこのアップダウンカウンタの集積回路である。

もしカウントが終わったとき、あるいは始まる前にFFの出力を“0"または“1"にしておきたいときにはFFのセット端子、リセット端子を使う。

これまでの説明では2進値を読み取ることができたが、パルスを分周する場合には2ⁿ分の1にしか分周できないことになる。1/3,1/10などに分周したいときには一般には次のような方法が行われる。すなわちN進カウンタを作るには2^n-1＜N＜2ⁿを満足する数のn個のFFを使うことによって、カウントが予定のカウントになるとカウントを止めて全FFを“0"にリセットし、次のクロックはまたカウント0から始めさせるように動作させる。

図5・58に各種のカウンタを紹介しておく。

前ページ　　　目次へ　　　次ページ