日本財団 図書館


品種も増えてTTLに近づきつつある。しかし,各社共通番号の製品でも仕様が多少異なる点もあり,使用するときには規格を検討する必要がある。

 

4・4・4 CMOSを使用するときの注意事項

CMOSの使用上の注意事項は,2・6節のトランジスタのものとほぼ同じであるが,重複をいとわず述べるとつぎのとおりである。

(1) ラッチアップ(Latch up)

CMOSは多くの寄生トランジスタが内部に構成されているため,定格を超えた使用をすると,ラッチアップを誘発することがある。これは外来ノイズなどにより,寄生トランジスタが導通となってSCR(サイリスタ)を作り,このためICの電源とアース間にバスができ(ショートさせたのと同じ状態となり),大電流が流れてICを破壊する現象である。

原因として次のようなものが考えられる。

? 電源電圧を最大許容値(絶対最大定格)以上にしたとき

? 入力電圧がVDDより大きいか,VSSより小さいとき。及び極性を間違えたとき。

? 出力端子に加えられる電圧がVDDより大きいか,VSSより小さいとき。

注意事項としては,電源を与えない状態で入出力端子に電圧(信号)を加えたり,電源を加えたままソケットからICを引き抜いたりしないことである。

(2) 輸送と保管の方法

CMOSにはMOS・FETのゲート酸化膜が,静電気によって絶縁破壊されることを防ぐために保護回路が入っている。しかし,輸送するときや,長期間保管するときには金属性トレイか導電性のパットに入れる必要がある。

(3) 組立配線作業のときの注意

? 帯電しやすい手袋をしないこと。また,できるだけ端子に触れないようにすること。

? 作業台は金属性のものか又は金属板を敷いたものを使用し,これを接地すること。

? ハングゴテはリーク電流の少ないものを使うこと。ハンダ槽は必ず接地すること。

 

 

 

前ページ   目次へ   次ページ

 






日本財団図書館は、日本財団が運営しています。

  • 日本財団 THE NIPPON FOUNDATION