2.2.2 CPU基板
ソフトウェア処理は大別して信号処理と測位演算に分割される。
信号処理はハードウェアの制御をリアルタイムで行う必要があり、応答性が最優先で要求される。処理自体は単純なものが多いがキャリア追尾の処理は5msec周期で行う(12チャンネルあれば、1秒間に2400回のキャリア追尾演算を実行する)など、高速で多くの回数処理する必要がある。
測位演算は1秒間に5回と比較的低速であるが、WAASメッセージの処理は非常に複雑で、測位演算関連では浮動小数点演算も多用されている。限られた期間内での完成を目指した場合、ソフトウェアの最適化にも限度があり、GPSのみを使用する従来の受信機と比較してかなりの処理能力を必要とするものと予測された。
以上の理由から、信号処理と測位演算に充分な処理能力を確保するため、それぞれ専用のCPUを割当ることとした。CPU基板の社内での開発は行わず、現在市場で得られる最高クラスの下記のものを採用することにより、十分な余裕を持ってソフトウェア処理を実行出来る環境を実現した。
2.2.2 1 仕様
測位演算CPU
(PowerCore-6750)
PROCESSOR SUBSYSTEM
Processor
・Power PC 750, 233 MHz or 300MHz
・L2Cache： 512Kbyte (233MHz) or 1Mbyte (300MHz)
Local Bus
・PCI bus connection Processor to local I/O devices, PMC slots, and VME bus interface connecting
processor to local I/O devices
Main Memory
・UP to 256 MByte EDO DRAM with ECC or synchronous DRAM for high-performance access on memory modules
User Flash Memory
4Mbyte (233MHz)or 8Mbyte (300MHz)on-board
信号処理CPU
(PowerCore)
Processor
・Power PC 603e,603ev or 604e
・7.4 SPECint95 and 5.8 SPECf95 for 604e at 200MHz
L2Cache
・Up to 1MByte with synchronous burst cache RAMS Local Bus
・PCI bus： conecting processor subsystem to local I/O deveces
PMC slots and VME bus interface
Main Memory
・16MByte on-boared EDO DRAM with ECC
・User upgradable memory modules expand to 272MByte total Possible memory of 1GByte
User Flash Memory
・Up to 8MByte on the base boared
I/O CAPABILITIES
