2・12・6 論理制御回路の基本要素
制御回路に利用される制御用リレーには,在来の可動接点機構のものと異なり,半導体電子素子と静止形電気部品とを組合せ,論理回路を構成した無接点式リレーが広く採用されている。
論理回路は0と1だけを用いた数学の一種である論理代数(プール代数とも言う。)に基づいた演算機能をもつ。
論理代数の基本演算は「和」(OR),「積」(AND),「否定」(NOT)であるが,この論理演算に基づいて構成される制御用の一般的論理回路の基本要素は付表に示すとおりで,実際の無接点式リレーは,これらの同種又は異種の基本要素を組合せて,制御回路を構成しやすいようなユニットにまとめてある。
付表 論理制御回路の基本要素
用語 |
文字記号 |
図記号 |
論理動作 |
等価接点回路 |
論理積 |
AND |
|
二つまたはそれ以上の入力側の現象が同時に発生していることを検知する。
入力信号S1,S2,S3の全部が入っているときのみ出力Pが出る。 |
|
論理和 |
OR |
|
二つまたはそれ以上の入力側の現象のうち,どれか一つ又は一つ以上の現象が発生していることを検知する。
入力信号S1,S2,S3のうちどれか一つ又は二つあるいは三つ全部が入っているとき出力Pが出る。 |
|
論理否定 |
NOT |
|
否定動作を行う。
S1の信号がなくなったときのみ出力Pが出る。 |
|
論理積否定 |
NAND |
|
否定動作を行う。
全部の信号がなくなったときのみ出力Pが出る。 |
|
論理和否定 |
NOR |
|
否定動作を行う。
どれか一つの信号がなくなれば出力Pが出る。 |
|
一時記憶 |
MEM |
|
ある現象の発生したことを記憶する。
入力信号S1が一度あるとS1が一たん消滅しても出力Pが発生しており,入力信号S2があった時にのみ出力Pがなくなる。 |
|
動作時遅延 |
TDE |
|
一つの現象とそれに起因して発生する他の現象との間に時間的遅れがある。
S1の信号があってから時限をもって出力が出る。 |
|
増幅器 |
AMP |
|
ある現象が発生すると,それにより大きなエネルギーを発生する。
S1の信号を増幅して大きな出力Pを出す。 |
|
|
|