UJTはベース端子B₁、B₂間電圧のほぼ半分の電圧をエミツタ端子Eに与えると、エミツタとベースB₁間は急に導通状態となる特性がある。図2.16の回路ではベースB₁、B₂間に20Vの電圧を与えておき、コンデンサC₂を充電していくと、充電電圧V_C2が約10Vに達した時点でコンデンサC₂の電荷はUJTのエミツタを通じて放電しパルス出力を得ることができる。したがって、コンデンサC₂の充電電流を誤差信号によって調整すれば、パルスの位相制御角αを適当な大きさに制御することが可能である。このパルスはサイリスタを直接制御するか、又は増幅して使用される。

この回路では、サイリスタの電源と同位相の電源からツェナーダイオードZ₂を用いて、台形波状の電源を作り、サイリスタの電源と半サイクル毎に同期をとってパルス位相の制御を行っている。電源とパルス、出力の位相関係を図2.18に示す。

(e)　サイリスタ出力回路

サイリスタ(ここではSCRを指す。)はアノード(陽極)、カソード(陰極)端子間に電圧を与えておき、ゲートからカソードに向って電流を流すと導通状態となり(点弧し)アノード、カソード間の電圧を零にすると非導通状態となる素子で、きわめて小さなパルス入力で大きな出力電力を制御できる素子である。

サイリスタ出力回路は、このサイリスタを使用し、図2.17に示す如くパルスの位相制御角αを制御して出力を制御する回路である。

　

図2.17　サイリスタのゲートパルスと出力電圧波形

前ページ　　　目次へ　　　次ページ