図5・25に基本的なPLL回路のブロック図を示す。位相検出器の片方の入力に基準となる周波数f_refを入力する。この時電圧可変発振器がある周波数で発振していたと仮定し、その周波数foがプログラムカウンターで分周され1/N foがf_refより低いか位相が遅れていたとすると位相検出器より低レベル側の出力が出て可変周波数発振器の発振周波数を前より高い周波数で発振させるように働く。逆の場合は低い周波数で発振させるように働く。このようにして何回かf_refと1/N foが比較され絶えず位相誤差をなくすようにループが回る。そして最後にはf_refと1/N foの位相差は零となる。この結果位相検出器の出力はフローティングの状態になり(位相検出器として利用するICの特性による。)ローパスフィルターの出力レベルは変動しない。この結果電圧可変発振器の発振周波数は前の周波数に等しい。このようにローパスフィルターは高調波成分をろ波するだけでなく電圧の保持機能も果すほか、PLLの応答を左右する重要な役割を果しているが、ここでは省略する。

このようにしてプログラマブルカウンターのNを変えることにより、いろいろな周波数を基準発振器と同一の精度と安定度で得ることができる。なお、プログラマブルカウンターのNを変えてから出力周波数がその求める周波数になるまでの引込み時間や、求める周波数にゆらぎなどなく安定しているかという性能はPLLの回路設計に係わる重要な要素である。

　

図5・25　PLL回路のブロック図

前ページ　　　目次へ　　　次ページ