入力が“1”のとき、 TrPはOFF , TrNはONになり出力は“0”となる。

入力が“0”であっても、“1”であっても一方のFETはON、他方はカットオフになる。

図6・16はCMOSインバータの縦続接続である。C_Lは浮遊容量となる。V_X,V_Y,V_Zは論理値“0”又は“1”に対応する電圧を表す。ここでもV_X=0のとき、TrPlがONとなり、V_Y=VDDとなる。このときC_LにはTrPlを通してVDDに相当する電荷が蓄積される。

　

図6・16　 CMOSインバータの縦続接続

　

V_Xが0からVDDになるとTrNlがONに、V_Yは0になる。このときC_Lに蓄積されていた電荷はTrNlを通して放電する。再びV_XがVDDから0になるとTrPlがONになりC_Lが充電される。

定常状態では出力が“1”のとき、電源VDDはTrPlを通してTrNlの漏れ電流と、次段のインバータのゲートの漏れ電流を供給する。この漏れ電流は極めて少ないので、定常状態におけるCMOSの消費電力は非常に少ない。以上のことからCMOSは、入力信号や出力信号の立ち上がりや立ち下がりの過渡状態のときはCLの充放電電流によって電力を消費するが、定常状態ではほとんど電力を消費しない。

前ページ　　　目次へ　　　次ページ