日本財団 図書館


125-1.gif

図5・8 デジタルボルトメーターの系統図

 

雑音混入による誤動作を防ぐため二重積分型ADコンバータによるボルトメータが普及している。図5・9にその回路構成と原理図を(a)と(b)に示す。測定電圧VXと比較する基準電圧VSをそれぞれ積分器で積分してアナログ電圧に比例した計数パルスをつくりそれぞれの計数値N1とN2及び安定した基準電圧VSのみから測定電圧VXが求められる。

 

125-2.gif

図5・9 二重積分型ADコンバータによるデジタルボルトメータ

 

始め入力スイッチS1はA端子、積分器スイッチはS2をONからOFFとすると測定電圧VXが積分されて積分器出力は(b)のように時間t1から直線的に降下する。ゼロ検出用コンパレータ出力がV0に到達する時間t2までクロックパルスが制御回路を通ってカウンタに送り込まれパルス数N1が求められる。t2の時間からS1はB端子へ切り替えられてマイナス極性の標準電圧、−VSにより積分器出力は(b)に示すようにt2から直線的に上昇する。時間t3で初期電圧0に戻る。

t2〜t3の間のクロックパルス数N2をカウンタで計数する。

 

 

 

前ページ   目次へ   次ページ

 






日本財団図書館は、日本財団が運営しています。

  • 日本財団 THE NIPPON FOUNDATION