ゲートGに信号電圧を加えるとD-S間の電流がGの信号で制御された出力電流となるので抵抗を通して出力電圧として取り出せる。この動作は真空管のプレートとカソード間に流れる電流をグリッド電圧で制御する動作と似ているのでFETは非常に高い入力抵抗回路となる。(b)にFETの記号を示す。ゲート部がP型とN型とによりPチャネルとNチャネルに分けられる。

　

図1・41　FETの構造と記号

　

1・3・8　トランジスタの等価回路と名称―hパラメータ、rパラメータ

トランジスタの電極はE、BとCの3つであるが接地する電極は入−出力共通となるので入力が2極、出力が2極の4つの端子をもつ4端子回路として等価回路が作られる。

　

図1・42　トランジスタの4端子等価回路

前ページ　　　目次へ　　　次ページ